在提升AI芯片性能的過程中，需要在單個封裝內集成CPU、加速器、內存等多個芯片。傳統的封裝已經跟不上AI芯片對高帶寬、低功耗、緊湊集成的要求。

“過去，先進封裝技術常被忽視，但如今系統級代工廠（systems foundry）以及系統技術協同優化（system technology co-optimization）的概念變得愈發重要。”英特爾先進系統封裝與測試事業部副總裁兼總經理Mark Gardner表示。

對于先進封裝，許多人都將目光轉向了晶圓級先進封裝，然而Mark Gardner卻說EMIB 2.5D才是AI領域的理想選擇，這是為什么？

先進封裝的產能限制

3D先進封裝是許多業界領先的AI芯片的首選，這些AI芯片面臨3D先進封裝的產能與良率問題。

先進封裝的產能成為了能否生產出先進AI芯片，滿許AI模型對算力需求的前提。

根據市場研究機構的數據，過去幾年，行業在2.5D封裝產能面臨諸多限制，不能夠充分滿足市場需求。

“當我們將Foveros 2.5D與EMIB 2.5D的產能相結合時，綜合產能是當前行業水平的兩倍以上。”Mark Gardner進一步表示，“我們已經完成了超過250個2.5D設計項目，這些項目既涉及英特爾產品，也涵蓋其他無晶圓廠客戶的需求，應用范圍從消費級產品到FPGA、服務器數據中心以及AI加速器。”

雷峰網了解到，EMIB 2.5D的首個產品已經投產近十年了。

那為什么EMIB 2.5D仍是AI芯片的首選？

EMIB 2.5D先進封裝是AI最佳選擇的五大理由

EMIB（嵌入式多芯片互連橋）采用嵌入基板中的硅橋技術，當需要高密度的芯片間連接，希望在基板上直接連接多個小芯片（Chiplets），實現低功耗連接時，EMIB是一種理想的選擇。

EMIB系列包含了EMIB 2.5D和EMIB 3.5D，EMIB 2.5D支持單層芯片，也可以進行HBM（高帶寬存儲）堆疊。EMIB 3.5D與EMIB 2.5D類似，差別在于EMIB 3.5D引入了3D堆疊技術。

Mark Gardner認為，EMIB 2.5D是AI最佳選擇的理由有五個優勢。

第一個優勢是成本。對比晶圓級封裝，EMIB橋接是一種非常小的硅片，由于尺寸小，可以充分利用晶圓面積。相比采用晶圓級封裝只能得到少量成品，會浪費大量空間和資源，EMIB有顯著的高效利用率的優勢。

“當擴展到更大面積的硅片復合體時，封裝內HBM的數量越多，EMIB的成本優勢相比晶圓級的封裝技術呈指數級增長。”Mark Gardner補充表示。

EMIB 2.5D的第二、第三點優勢緊密相連，即更高的良率和更快的生產周期。

晶圓級的封裝，始終存在晶圓封裝步驟，有時稱為“芯片對晶圓”（Chip-on-Wafer）步驟，包括將頂層芯片附著到晶圓上，并涉及模具、凸點等。這些步驟顯然增加了良率損失的風險，因為步驟越多，復雜度越高，所需時間也越長。

“這種步驟的改進并不是幾天，而是幾周的時間周期。”Mark Gardner指出，“EMIB能夠讓客戶更快獲得加電測試數據、硅片驗證數據等，更高的良率和更短的生產周期成為EMIB技術。”

EMIB的第四個優勢是英特爾將硅橋嵌入基板的做法。

制造基板時，是在一個大的方形面板上進行，這種做法能夠極大地提高基板面板的利用率。由于基板的尺寸規格與面板格式相匹配，它具備很好的可擴展性，能夠適應大型復雜封裝的需求。

“AI領域的客戶可能希望在一個封裝中集成更多的HBM（高帶寬存儲器），并且希望在一個封裝中容納更多的工作負載內容，這種技術顯然能夠滿足這些需求。”Mark Gardner表示。

第五個優勢就是能給客戶提供更多選擇。

EMIB作為市場上已有既定的行業解決方案的替代方案，而英特爾代工致力于為客戶提供多樣化的選項，EMIB為客戶提供了靈活性和選擇權，不同工藝節點、不同材料的芯片可以通過EMIB 2.5D封裝在一起，芯片廠商可以自由選擇最適合的IP模塊實現最優的計算架構。

至于EMIB 3.5D，它不僅具備EMIB的優勢，還增加了堆疊的靈活性，因為某些IP更適合垂直堆疊，而不是水平連接。

英特爾還有Foveros技術，包括Foveros 2.5D和Foveros 3D。與EMIB 3.5D類似，Foveros技術可以與其他中介層技術結合使用。

“在AI和HPC產品中，可以結合使用多種技術。例如，可能會采用Foveros Direct 3D，同時與HBM連接，最終形成EMIB 3.5D封裝。這些技術并非互斥，可以結合到一個封裝中。”Mark Gardner表示。

Foveros Direct的特點是不采用焊料與焊料連接，而是采用銅-銅直接鍵合。這種連接方式能夠實現最高的帶寬和最低功耗的互連。

Mark Gardner透露，英特爾代工正在開發120×120毫米的封裝尺寸的超大封裝（Large Packages），預計將在1-2年內進入量產。

先進封裝時代，提升良率更有價值

芯片制造過程中良率的改善一直非常有價值，如今封裝的材料成本加上所有硅片內容達到數千美元時，這種改進就變得尤為關鍵。

因為，一個封裝內僅有一顆芯片時，情況相對簡單。但如果有50塊不同的芯片組合在一起，一塊壞的就會毀掉另外49塊好的芯片。

英特爾開發了一種名為“裸片測試”（Die Sort）的技術，它已經在生產中使用了十多年。“我們會將整片晶圓分割成一個個單獨的裸片，并在組裝到基板之前對它們進行分類和測試。”Mark Gardner說，“這種方法在過去一直很重要，但在當前環境下變得更加關鍵。”

英特爾代工調整了策略，提供更靈活的服務。例如，客戶可以僅選擇EMIB技術或封裝服務，而芯片部分則來自其他代工廠，或者只需要測試方案，例如裸片測試（Die Sort）能力，英特爾代工也可以單獨提供。

英特爾代工也提供的額外增值服務。

“包括我們在各種設計上的豐富經驗。我們還可以幫助客戶優化他們的產品，無論是硅與封裝的協同設計、設計策略，還是功率傳輸、高級建模和熱管理等。”Mark Gardner說。

顯然，英特爾代工正在利用其深厚的積累提供差異化的設計、先進封裝、測試能力，這是一個明智的策略，也是英特爾把握生成式AI時代重要機遇的重要一環。

德沃先進稱，本次募集資金將用于產品研發、產線升級和市場推廣。

德沃先進成立于2012年，致力于自主研發、生產和銷售尖端半導體封測設備、精密微電子設備。

德沃先進董事長熊禮文先生哈工大微電機碩士畢業后在哈工大機器人研究所從事科研工作，后供職于華為電氣；為匯川技術聯合創始人，曾擔任變頻器技術負責人及伺服產品線技術總負責人。

引線鍵合工藝是指使用金屬引線將芯片焊盤與基板或引線框架連接的過程，是芯片實現電氣互連和信息互通的基礎，是半導體封裝環節最為關鍵的步驟。

目前，引線鍵合技術在封裝鍵合技術中占有率達65%，具有主流地位。

高速高精度引線鍵合機對精密機械、電子硬件、實時軟件、運動控制、機器視覺和鍵合工藝都有極其嚴苛的要求。

當下，引線鍵合機是半導體封裝工藝中最具挑戰性的環節之一，也是急需突破“卡脖子”的環節之一。

據悉，德沃先進的產品布局已經初步成型。三個系列多款產品市場覆蓋分立器件、傳感器件、光電器件等三個封裝領域，并積極開展針對規模器件的產品研發。

目前，該公司已經開發出LED系列高精度全自動引線鍵合機Flick 13、IC系列高精度全自動引線鍵合機Flick 22等產品。并提供LED封裝白光、RGB、顯示、IC炫彩等及IC封裝SOT、SOP、MEMS、QFN、DFN、SIP等引線健合技術解決方案。

德沃先進稱，其開發的高精度全自動引線鍵合機F20系列，在高速高精度運動控制技術、獨立視覺算法、精密機械、精密電子、實時軟件系統、多種復雜引線鍵合工藝等技術遠超國內同行，是該領域國產廠商中的佼佼者。

在新型電子產品的開發中，IC 封裝持續扮演重要角色，尤其是系統級封裝（SiP，System in Package）市場動力十足，因其新增的一些優勢而備受關注。

使用 SiP，多個芯片和其他組件都集成到同一個封裝系統中，作為電子系統或子系統運行。SiP 在有空間限制的情況下尤其有效，例如在智能手機和可穿戴設備中，蘋果的許多產品都用到了 SiP。

追溯歷史，SiP 的思想最初誕生于 20 世紀 80 年代，發展至今已有多種形式，不過不同的公司對其的定義各不相同，SiP 既可以指芯片的結合體，也可以指將不同的芯片模塊組合到電子系統或子系統中的方法。SiP 可以將芯片、無源器件以及 MEMS 的任何組件組合并封裝到一起。

開發 SiP，客戶需要組合多種技術，例如組件、互連、材料和封裝架構，然后在晶圓廠或封測廠處完成制造。

帶有 CPU 和內存的 SiP 多芯片模塊示例

SiP 和 Chiplet 不同，但有一些相似之處。這兩種方法都是為應對在新節點上開發 SoC 的技術和成本難題。不過對于 Chiplet 而言，供應商或封裝公司可能會提供芯片或小芯片模塊，然后在先進封裝中混合匹配，創建針對特定領域或應用的系統。

迄今為止，只有英特爾、AMD 和 Marvell 等少數大公司開發了類似 Chiplet 的設計，晶圓代工廠和封測廠正在努力擠進這一市場。

相比之下， 多年以來，SiP 中所用到的組件更容易獲得。Yole Development 最新數據顯示，SiP 市場已有一定規模，預計到 2026 年，這一市場規模將從 2020 年的 140 億美元增長到 190 億美元。

TechSearch International 總裁 Jan Vardaman 表示：“如今幾乎所有應用都會用到 SiP ，例如智能手機、可穿戴設備、計算機、電信和汽車。”

芯片封裝成百上千，SiP 價值凸顯

并非所有的系統都需要用到 SiP ，不過作為一種無需將所有零器件都塞進同一顆芯片且能快速創建復雜系統芯片的方案，適合用作在最先進的工藝節點上開發不同加速器和存儲器，以及在成熟工藝節點上開發模擬芯片。

顯然，如今依然需要更快的芯片來提高系統的計算能力，D2S 首席執行官 Aki Fujimura 表示：“毫無疑問，如果設計制造出一款芯片，能夠以比現在快 10 倍的速度進行計算，其商業價值和競爭力將得到極大提升。”

IC 封裝可以保護各種芯片免受損害并提高 die（裸片） 的性能。迄今為止，業內已經開發出 1000 多種不同的封裝類型，芯片客戶可以根據芯片應用而選擇不同的封裝類型。某些時候， SiP 價值凸顯。

SiP 最早可以追溯到 20 世紀 80 年代，當時 IBM 為其高端計算機開發了多芯片模塊（MCM），作為 SiP 原始模式的一種，MCM 將眾多的 die 集中到同一個模塊中。

自那時起，SiP 不斷發展，在最終成品或先進封裝中集成各種組件。SiP 可以是這些封裝的定制版本，也有一些觀點將異構集成歸類到廣泛的 SiP 范圍內，異構集成即在先進封裝中將復雜的 die 組裝在一起。

Amkor 高級 SiP 產品開發總裁 Curtis Zwenger 表示：“SiP 包含許多不同的技術支持，可以支持眾多細分市場。我們針對 SiP 服務的市場包括無線、物聯網、汽車、電源管理和計算機網絡。”

互連是芯片封裝技術的一種，是指將一個 die 連接到另一個 die，引線鍵合、倒裝芯片、晶圓級封裝（WLP）和硅通孔（TSV）都會用到互連技術。

TechSearch 數據顯示，如今大約 75%  到 80% 的封裝都基于引線鍵合，通過焊線機的細線將一個芯片縫合到另一個芯片或基板上。

不過，焊線機也用在其他許多封裝方式中，例如方形扁平無引腳封裝（QFN）。“我們已經看到了 6mm x 6mm 的 QFN，并在其中放置了 15 個組件，我們看到了一些堆疊在那里的組件，基本上是一個小型 QFN 內的系統級封裝。” QP Technologies 的高級工藝工程師 Sam Sadri 說。

在倒裝芯片中，芯片的頂部有大量微小的銅凸點，翻轉器件，凸塊落在銅焊盤上，形成電氣連接，便安裝在單獨的 die 或基板上。

許多芯片封裝都會用到倒裝芯片，如雙面模制球柵陣列（DSMBGA），一些封測廠已經開發出 DSMBGA 封裝，Amkor 是最新一家開發出這一封裝方式的公司。

在 DSMBGA 中，組件基于基板的頂部和底部，減小了封裝尺寸，并且縮短了器件的信號路徑 ，可以調整組件以啟用 SiP 。DSMBGA 存在于智能手機和其他產品中，在智能手機中包括用于處理發送或接受信號的數字模塊和 RF 前端模塊部分。

“雙面封裝技術提高了用于智能手機和其他移動設備的射頻前端的集成水平。”Amkor 的 Zwenger 說道。“通常，射頻前端集成功率放大器、開關、濾波器和低噪聲放大器（LNA），這些正是我們在 DSMBGA 中看到的集成器件，當然這也可以用其他方式集成，不過雙面集成最佳選擇。”

在智能手機中，功率放大器提高功率，LNA 放大小信號，濾波器可以過濾掉不重要的信號，而 RF 開關則將信號從一個部件轉換到另一個部件。

DSMBGA 封裝

扇出式 WLP 是 SiP 的一種，DRAM die 在邏輯芯片上的堆疊就是扇出型 WLP 的實例。

2.5D 或 3D 用于先進封裝，在 2.5D 或 3D 中，die 堆疊起來或并排放置在中介層的頂部，中介層包含 TSV。

高性能計算封裝的不同選項：2.5D 與 FOCoS

可穿戴設備市場為 SiP 提供市場動力

可穿戴設備是 SiP 的一大推動力。蘋果、FitBit/谷歌、華為、三星、小米等公司都在這個市場上展開競爭。據 Yole 顯示，頭戴式/耳戴式產品是可穿戴設備市場中最大的細分市場，其次是腕戴式產品、身體佩戴式產品和智能服裝。

消費電子市場的 SiP 業務價值 119 億美元。Yole 相關數據顯示，可穿戴設備的 SiP 市場在 2020 年的業務價值為 1.84 億美元，僅占整個消費電子市場 SiP 的 1.55% ，預計到 2026 年，可穿戴設備 SiP 市場將達到 3.98 億美元，增長率達 14%。

雖然每種可穿戴設備的特點都各不相同，但產品需求相似。“可穿戴設備的首要需求是性能好、質量輕、舒適度和附著力要好，測量功能結果準確且擁有更多豐富的功能。”ASE 的營銷副總監 Henry Lin 在 IMAPS 最近的先進系統級封裝（SiP）技術會議的演講中說道。

對于智能手表尤其如此。蘋果最新一代智能手表 Apple Watch Series  6，功能多樣，能夠檢測血氧飽和度，也有心電圖（ECG）功能。

Watch Series 6 中，蘋果的 S6 通過 SiP 封裝技術集成了一顆蘋果 A13 應用處理器和一些其他功能的處理器，A13 采用臺積電 7nm 工藝制程，圍繞 Arm 雙核 64 位處理器構建而成。

“蘋果用 InFO 技術封裝應用處理器，蘋果及其他品牌的智能手表中還有許多處理器采用 SiP，”TechSearch 的 Vardaman 說。其中，InFO 是臺積電的集成扇出封裝技術。

也有一些智能手表采用不同的封裝方式。不過，幾乎所有的 OEM 都面臨一些相同的挑戰。

“我們希望手腕或耳朵上佩戴的東西不會占據任何空間，這需要在產品開發過程中專注小型化。”FitBit/谷歌硬件工程經理 Pieris Berreitter 在 IMAPS 的 SiP 會議上的演講中說。

為了制造出更小尺寸的產品，FitBit 采用了一種新的設計方法，使用分立芯片開發給定可穿戴設備的射頻部分，然后將其組裝到基板上。

“在 2018 年之前，我們正在為我們的無線電構建分立芯片設計，以解決 RF 挑戰，” Berreitter 說。“過了一段時間，無線電設計從一個產品到另一產品、從一代到另一代，看起來都是一樣的。”

那時 FitBit 開始關注 SiP。它考察了開發 SiP 的幾個標準，如面積、成本、制造、可靠性、重用、測試和上市時間。

根據 Berreitter 的說法， SiP 也有一些優缺點，因此需要作出權衡。其優點包括：

• 許多個分立元件組合在一個封裝系統中，節省了電路板的空間；

• 允許重復使用模擬或射頻芯片；

• 節省射頻測試的時間或成本；

• 良好的可靠性。

不過，SiP 也有制造時間長，有時比分立解決方案成本更昂貴的缺點存在。

最終，FitBit 從全部使用分立解決方案轉向部分產品使用 SiP。

在較舊的智能手表中，FitBit 在 10 mm x 20 mm 的板上集成了多個分立設備，例如微控制器、內存、GPS 和各種射頻芯片（藍牙、WiFi）；在 2019 年推出的 Versa 2 智能手表中，FitBit 在 SiP 中集成了射頻組件（藍牙、WiFi），使其能夠在更小的 10 mm x 9 mm 板中減少射頻占用空間。MCU 和存儲器仍然是分立產品。

Berreitter 說：“我們知道我們會再次使用最簡單、風險最小的系統，我們將這些系統小型化，為產品增添新功能創造了空間。我們使用了相同的無線電架構，但我們能夠為無線電使用一些更小的組件和更嚴格的間距規則。”

SiP 還有其他優點。“由于 SiP 的面積更小，我們能夠從雙面板轉變為單面板。我們可以在產品中利用這一點，將電路板的背面用作天線諧振腔的一側。現在，我們有了更薄的產品和更好的天線性能，”Berreitter 說。“借助 Versa 2，無線電 SiP 使我們能夠提供更長的電池壽命、用于語音輔助的麥克風和更好的顯示效果。”

SiP 對芯片之間的屏蔽功能也有一些影響。屏蔽用于阻止射頻組件之間的干擾，為此，OEM 使用稱為屏蔽罐的微型外殼，并將這些覆蓋 RF 芯片的外殼焊接到電路板上。

在分立器件的解決方案中，屏蔽功能的實現會占用電路板空間，但通過在 SiP 中組合芯片，OEM 可以減少屏蔽器件，不過屏蔽仍然涉及幾個挑戰。

長電科技（JCET）全球技術營銷高級總監 Michael Liu 表示：“就可穿戴設備而言，SiP 中嵌入了多個 RF 無線通信電路。它們對任何類型的干擾都很敏感，但它們也有不同的頻段。”

與此同時，FitBit 并沒有將所有組件都集成到一個 SiP 中，即 DRAM。隨著時間的推移，DRAM 部件可能會經歷多次修訂，因此在設計中將最新版本用作分立部件更有意義。

在最新的 Sense 智能手表中，FitBit 沒有將心電圖功能集成到 SiP 中。Berreitter 解釋道，像 ECG 這樣的復雜功能需要更多時間來看發，因此使用分立器件的解決方案更好。

耳戴式設備是另一個大市場，蘋果的 AirPods 將蘋果的 H1 芯片和音頻內核集成在一個 SiP 中，Yole 稱，其中還包括一個加速度計和陀螺儀。

展望未來，OEM 廠商正在開發更多功能的可穿戴設備，這帶來了一些新挑戰。Yole 分析師 Santosh Kumar 表示：“需要更薄、更密集和能效更高的 PCB 封裝設計，以滿足各種醫療和消費者可穿戴設備的要求。”

5G，SiP 另一大市場

SiP 也存在于 4G 和 5G 智能手機中。

當今絕大多數無線網絡都圍繞 4G LTE 標準運行，該標準在 450MHz 至 3.7GHz 頻段范圍內。與此同時，5G 正在兩個不同的頻率范圍內進行部署——低于 6GHz 和毫米波（28GHz 及以上）。與 4G 相比，5G 承諾提供的移動網絡速度延遲降低 10 倍、吞吐量提高 10 倍、頻譜效率提高 3 倍。

在無線網絡中，運營商部署具有大規模 MIMO 天線系統的巨型蜂窩塔。結合微型天線，大規模 MIMO 使用波束成形技術向終端用戶發送和接收信號。

如今 5G 落地情況喜憂參半。“低于 6GHz 的 5G 版本正在全球范圍內迅速落地，”聯電技術開發副總裁 Raj Verma 說。“但是，對于毫米波而言，推出所需的時間比預期的要長。毫米波落地需要增加大量在土地和建筑基礎設施上的投資。此外，毫米波的設計和系統也更加復雜，開發時間也更長。”

毫米波本身也具有視距限制、穿墻能力低和射程短的問題。不過，目前為止，蘋果和三星已經在它們的手機中部署了部分毫米波頻段。

從組件的角度來看，低于 6GHz 的 5G 智能手機類似于與 4G 手機類似，其系統由數字模塊和射頻前端模塊組成。主天線是獨立的，與手機同時運行。

5G 毫米波手機則不同。根據 System Plus 的說法，在 iPhone 12 的核心由幾個組件組成——一個調制解調器、一個中頻 IC、一個射頻前端模塊、兩個天線陣列和一個封裝天線 (AiP)。

“手機背后的 5G 毫米波天線由 16 個無源天線單元組成，該單元構建在 8 層基板上，” System Plus 表示：“在手機側面，集成了 AIP 模塊用于側面通信。”

毫米波需要 AiP，AiP 的設計邏輯是想讓射頻芯片離天線更近，以增強信號并最大限度地減少系統損耗。

AiP 模塊由多層貼片天線組成，位于天線旁邊的 SiP 包括一個 RF 收發器、一個電源管理 IC 和無源器件。

總之，5G 毫米波架構復雜且難以實現。“5G 需要較大的功率功放和電源管理。因此，我們需要考慮散熱問題，需要研究如何使其更高效，”長電科技 CTO Choon Lee 在 IMAPS 的 SiP 會議上說。

還有其他問題。“在 4G 和 5G 之間，系統中添加了許多新頻率，以便能夠滿足更高的速度要求。有了這些額外的頻率，就擴大了對設備射頻前端部分的要求，”ASE 工程和營銷高級總監 Mark Gerber 在活動的小組討論中說。

“還有許多附加組件。關鍵挑戰之一是你無法繼續擴展手機內部空間。對于手機制造商來說，它們的重點是擁有更多的電池供電空間。為了能夠做到這一點，需要更多的集成，無論是將額外的頻率組合到單個 RF 前端封裝或模塊中，還是尋找其他簡化整個系統解決方案的方法。市場上有很多封裝解決方案正在不斷發展，以嘗試解決其中的一些挑戰。”

5G 手機采用了多種不同封裝類型和模塊的芯片。如果要為 5G 毫米波開發封裝方式，那么這家封測公司需要具有良好的天線設計和組件設計能力，還需要擁有良好的制造和測試流程。另外，材料和基材同樣是關鍵。

通常，這些芯片可用于 5G 毫米波，設計天線并將其集成到封裝中是一門藝術。

以 AiP/SiP 模塊為例，“在相同的輻射下，AiP 需要比相應的分立 PCB 天線小兩到四倍，”長電科技的 Liu 說。“總的來說，AiP 模塊會導致天線調諧問題，因此需要更多的 RF 設計，為了實現毫米波 AiP，通常需要高密度層壓基板。”

基材在這里起著關鍵作用。“這些先進系統的最大問題是需要更薄的基板、低總厚度變化 (TTV)、超低缺陷、強附著力、應力控制以及下游加工（如退火和金屬沉積）的絕對高溫穩定性，” Brewer Science的 WLP 材料執行董事 Kim Yess 說。

用于 5G 毫米波的 AiP 基板特別復雜。“為了實現他們需要的性能和低寄生效應，他們必須在基板設計中采用一些不同的堆棧，”Amkor 的 Zwenger 說。“對于毫米波，他們必須開始考慮非常薄的電介質和低 Dk/Df 特性。因此，他們正在尋找具有聚酰胺薄膜的晶圓級。”

更復雜的是，隨著這些封裝的價值上升，需要有一種方法來測試這些設備。TEL總經理 Yohei Sato 表示：“隨著半導體制造規模的不斷擴大，用于集成多個異構設備的先進封裝技術的引入正在加速，其中晶圓測試的重要性比以往任何時候都大。”

小結

SiP 是一種使能技術，你不會在任何地方看到 SiP，因為它們通過 Chiplet 展現出來。不過 Chiplet 和 SiP 都是可行的方法，OEM 需要了解所有能夠實現新設計的技術。

文章編譯自Semiconductor Engineering

雷鋒網雷鋒網雷鋒網

出品 | 雷鋒網產業組

一直以來我國集成電路產業發展都飽受“缺芯”困擾，在高端芯片領域尤為突出。近幾年我國芯片進口額依然年年攀升，2020年中國各類芯片總額高到3800億美元，國產芯片的高端替代迫在眉睫。

來源：華封科技官網

國內在芯片制造環節的短板引發了廣泛關注，但在關注度不高的封測環節，已經全球領先。

根據拓墣產業研究院2020年第三季度全球十大封測業營收排名，中國大陸有三家封測廠位列其中，江蘇長電、通富微電和天水華天分別位列全球第3、第6、第7。

那么“大陸芯”封測環節的成功是否能夠被復制在芯片生產的其他環節？封測優勢能為實力偏弱的先進芯片制造工藝補位嗎？

大陸封測“四巨頭”，并購獲得先進封裝技術

按照芯片的生產流程，封裝測試位于芯片設計和制造之后，它通過各種方式為芯片裸片裝上一個外殼，發揮密封和保護作用，更為重要的是能夠連接芯片內部世界與外部電路，搭建起溝通橋梁。

“封裝主要有兩大功能，第一是通過某種精細的方式導出芯片上的電信號，第二是通過某種方式保護芯片裸片，同時不影響其散熱性能，因此封測行業的發展路徑比較清晰，芯片需要做小，引線結構需要改變。”劉宏鈞解釋道。

一般而言，芯片面積與封裝面積之比越接近1，封裝效率就越高，也代表封裝技術更先進。因此，芯片封裝經歷了引腳連接（DIP）、引線連接（QFP）、表面貼裝（PAG）、焊球封裝（BAG）等發展階段，如今進入3D封裝時代。

半導體封裝技術發展路線圖

在3D封裝中，晶圓級封裝（WLP）在高端應用中經常被使用，系統級封裝（SIP）尚未大規模普及。

大陸封測廠通過前期追趕傳統封裝以及行業前瞻性，如今在先進封裝取得不少進展。“以前大陸封測廠倒裝技術、晶圓級封裝技術都比較落后，最近幾年先進封裝技術發展很快，能夠滿足絕大部分用戶的產品需求，特別是長電、華天和通富的晶圓級封裝、倒裝型封裝都有很大的進步。”廈門大學特聘教授于大全博士向雷鋒網表示。

據了解，長電科技擁有WLP、2.5D/3D封裝技術，還擁有SIP封裝、高性能的Flip Chip和引線互聯封裝技術，華天科技芯片封裝產品豐富，自主研發出FC、Bumping、MEMS、MCM（MCP）、WLP、SiP、TSV、Fan-Out等多項集成電路先進封裝技術和產品，通富微同樣是兼具傳統封測和部分先進封測技術，晶方科技側重影像傳感器的晶圓級封裝技術，且其CMOS影像傳感器晶圓級封裝技術位于世界前沿。

不過，在大陸封測廠已有的先進封裝技術中，有很大一部分是從國外引進或通過并購獲得的，缺乏自主研發的變革性技術。

晶方科技副總經理劉宏鈞告訴雷鋒網，CMOS影像傳感器晶圓級封裝技術（WLCSP）是晶方科技在2005年成立時從以色列引進的新技術，之前傳感器的封裝大部分采用類似組裝的方式而不是先進封裝，因此這一技術是在中國大陸乃至全世界都是比較先進的技術。

晶方科技之所以會引入這一先進封裝，是基于整個行業對封裝未來發展方向的共識。

長電科技也在2015年初通過并購在全球半導體行業排名第四的星科金朋，以此來獲得高壁壘的封測核心技術。

雷鋒網了解到，如今已成為長電科技子公司的星科金朋主要負責高端產品線，擁有倒裝（FC）和系統級封裝（SiP）技術，以及世界一流的晶圓級封裝服務。

值得注意的是，即使是大陸封測廠可以通過并購獲得先進封裝技術，也與臺積電的先進封裝技術存在一定的差距。“長電科技的先進封裝，比如圓片級扇入、扇出型技術，目前可以用在很多主流產品上。但與臺積電用在蘋果處理器上的三維扇出型技術（InFO）、用于高性能計算的2.5D 集成技術（CoWoS）相比，目前大陸的封測廠技術上還有較大差距。”于大全說。

華封科技聯合創始人王宏波也告訴雷鋒網，中國大陸封測廠與中國臺灣的封測廠存在代差。華封科技是半導體領域近期顯露頭角的“黑馬”，七年時間躋身全球先進封裝設備供應商前三強，主要為半導體先進封裝提供貼片機、晶圓級封裝機等設備。

“中國臺灣的先進封裝發展得更快，所以我們前兩年的精力和客戶主要是在臺灣，不過從去年開始大陸的先進封裝也在往前推進了，我們的北京分公司基本從去年開始運轉并開始有市場拓展，如今通富微已經開始批量采購我們的設備，另外，大陸其他封測公司也在陸續與我們接洽”。王宏波表示。

可控性強，大陸先進封裝比先進制程更具后發優勢

“大陸封測廠突破性的技術雖然不是很多，但在改進型技術方面表現良好，包括傳統封裝中的QFP技術，以及比較先進的SiP方面的嘗試，都有在原有的基礎上提高效率、降低成本，拓寬原有的邊界。”劉宏鈞表示。

劉宏鈞還認為，大陸封測廠體量已經較大，等到體量規模到達一定程度后，還會在變革性技術方面做進一步嘗試。

這也是為什么大陸封測廠即使在先進封裝方面與臺積電等廠商存在一定的差距，市場排名也能夠擠進前十的原因。此外，歷史宏觀條件和大陸封測廠“硬件”需求的發展情況，也推動了大陸封測廠的發展。

劉宏鈞從歷史宏觀的角度分析了大陸封測成績突出原因，他認為可以將其概括為“天時地利人和”。“天時”是指大陸封測廠發展之時恰逢產業轉移；“地利”是指亞太地區在過去二十年都是電子制造產業鏈的聚集度，中國正好處于聚集地的中心位置，同時也是電子產品的消費中心；“人和”是指大陸不缺封測行業所需人力資源以及國家推出一系列產業政策助力。

半導體封測材料公司廣州先藝的工程師王捷補充了另外兩個原因，“一方面封測行業的門檻低于半導體制造，相應地也更容易實現突破，見到成效；另一方面國內封測行業有良好的產業基礎和一定的技術積累，同時能充分發揮產業鏈的成本優勢。”

另外，在芯片封測所需的材料和設備方面，雖然在高端領域與國際水平存在一定的差距，但相比芯片設計和制造環節，有更高的可控性。

于大全認為，大陸封測廠在推動國產裝備和材料應用方面表現良好。設備方面，減薄、劃片、引線鍵合、圓片塑封等與國外還有一定差距，但晶圓級封裝所需要用到的光刻機、電鍍機、涂膠顯影的等設備在國內的發展勢頭良好，已經逐步取代國外設備。材料方面，先進光刻膠、聚酰亞胺、底部填充膠、高端塑封料等還不能滿足量產需求，部分低端光刻膠、電鍍液、臨時鍵合膠等材料已經開始應用。“整體看來，封裝技術、裝備材料進步都很明顯，在逐步實現自主化。”

芯片制造與芯片封測所需設備的可控性，也可以從兩者都需要用到的光刻機這一設備上得以體現。

根據王宏波的介紹，2.5D或3D封裝過程中，會有一層用于連接功能的硅片，需要用到光刻機將一些邏輯芯片放在這一硅片上，但只是用來完成一些簡單的連接，因此只需要達到微米級的精度，目前這一精度需求的光刻機我國已經能夠自主生產。

封測材料方面，王捷說：“如果是一款全新的先進封裝材料，開發出來的驗證周期長，需要做大量工作，基本是國際大公司在做，國內公司開發新材料的實力不算很強，但在進口替代方面，大部分中低端材料國內都有一些生產鏈，例如光電封裝需要用到的載板，基本被國外壟斷，國內雖然有一定的進展，但所占份額小，品質存在一定差距。”

“再比如用量較大的焊料產品，國內很多廠商都在做，低端產品已基本能夠滿足自產自銷，高端產品主要依靠國外進口。”王捷補充道。

另外，一位材料專家曾介紹，光刻膠這樣的化工產品有許多配方，關鍵是配方要一個個去試，只要花時間、人力和投入資源，是可以做出來的，并非無法克服。

由此可以看到，在材料、設備等硬件條件方面，大陸芯片封測廠發展先進封裝比大陸芯片設計廠或晶圓廠發展先進的工藝制程具有天然的低門檻優勢，而這一優勢也使得大陸封測廠在設備和材料的驗證方面有更大的空間，因此形成“優勢富集效應”。

“大陸封裝廠愿意也有能力去嘗試研發一些新技術、新產品，具有一定的創新精神和推動全行業發展的思想，這是因為大陸封測廠目前的體量足夠大，有能力去支持裝備和材料的發展。”

“封測有聯盟組織上的優勢，國家科技重大專項02專項以前也有組織過幾次對設備和材料應用的驗證工程，對整個行業都有很大的促進作用。”于大全說。

相比較而言，國內芯片制造由于本身的制程落后，處于追趕階段，可創新空間小，很難大規模推動國產裝備和材料做出驗證。目前中美關系緊張，迫使國內制造企業加速了國產裝備和材料的國產化進程。

那么，大陸先進封裝的優勢該如何轉化到先進工藝制程上？

制造與封裝融合成趨勢，先進制程“瓶頸”封裝來破

發揮大陸芯封測環節的優勢，必然不是生搬硬套封測環節的成功經驗。

“如果打一個通俗易懂的比方來形容芯片設計、制造和封測，它們有點像一部高質量的電影需要演技精湛的演員、技藝高超的化妝師和優秀的導演、編劇和劇本。”劉宏鈞說。

雷鋒網此前文章《5nm芯片集體“翻車”，先進制程的尷尬》指出：無論是芯片設計廠商還是制造廠商，遵循摩爾定律發展到5nm及以下的先進制程，除了需要打破技術上的瓶頸，還需要有巨大的資本作為支撐，熬過研發周期和測試周期，為市場提供功耗和性能均有改善的芯片最終進入回報期。

單純依靠芯片設計制造工藝提升來推進先進制程可能無法延續摩爾定律，或許可以嘗試用先進封裝技術解決芯片設計與制造所面臨的瓶頸。

如果依然用演員、編劇打比方，也就意味著雙方最終的目的都是為創作一部精彩的電影，演員雖然無法改變整體劇情，但可以在具體的場景中設計一些細節為電影加分。 

在Semicon China 2021上，中國工程院院士、浙江大學微納電子學院院長吳漢明在演講中提到，芯片制造與芯片封裝相結合，也可以做到用65nm工藝制程實現40nm的工藝制程的性能功耗要求。

近兩年比較熱門的Chiplet（也叫小芯片或芯粒）就是依靠芯片封裝的優勢來彌補芯片設計與制造方面不足的經典案例，“Chiplet技術可以將一個復雜系統芯片轉變成好幾個小芯片進行組合對接，形成系統功能，可以通過芯片集成來實現高性能。”于大全說道。

Chiplet因占據面積較小且通常選擇成熟工藝進行制造和集成，能夠有效提高良率并降低開發和驗證成本，滿足現今高效能運算處理器需求，且已經應用在多個領域。

“但Chiplet實現起來也并不簡單，需要芯片設計和制造一起協同工作才行。”于大全補充道。

芯片設計制造與封測之間開始融合，未來的大陸晶圓廠可能也會像臺積電一樣，進軍先進封裝。