0
| 本文作者： 包永剛 | 2022-07-20 00:05 |
雷峰網(公眾號：雷峰網)消息，高通在今天宣布推出最新可穿戴平臺——驍龍W5+可穿戴平臺和驍龍W5可穿戴平臺，消費者最早將于今年8月體驗到首發驍龍W5的OPPO Watch 3系列，出門問問將首發驍龍W5+可穿戴平臺。
另外，還有25款搭載新平臺的終端設計正在開發中，面向不同細分市場。
值得注意的是，高通在最新的W5+/W5平臺中采用了目前業界最先進的4nm制程工藝。整體而言，相比前代產品，驍龍W5+/W5在新平臺混合架構下，增強特性實現功耗降低50%，性能提升2倍，尺寸縮小30%。
高通新一代可穿戴平臺用上最先進制程，實際上是體現了其對可穿戴市場需求的判斷，超低功耗、突破性性能、纖薄設計。這三個特性也足以概括高通最新一代可穿戴平臺升級的重點。
升級重點一：超低功耗，續航2天變3天
驍龍W5+/驍龍W5是高通在2021年采用新的命名體系之后的新產品，命名方式自然也和前三代有所不同。此前，高通在2016年（驍龍2100）、2018年（驍龍3100）、2020年（驍龍4100/4100+）共發布了三代可穿戴平臺。
2016年和2018年的平臺，高通的SoC都選擇了更具性價比的28nm工藝，到了2020年將SoC升級為12nm，這已經能看出高通為了實現低功耗所做的努力。從紙面看，升級工藝制程只是數字的差別，但對于芯片設計公司來說，成本是倍數甚至指數級的增加。
最新一代驍龍W5+/W5，直接從12nm升級到了驍龍8同代的4nm，跨越了3代的制程升級，足以看出高通對于可穿戴平臺功耗的極致追求。
之所以說高通對驍龍W5+/W5的功耗有極致追求，是因為除了SoC，增強型混合架構中始終開啟的協處理器也從上一代的28nm升級為先進的22nm工藝。
所謂的增強型混合架構，是除了夠應對更復雜應用需求的SoC之外，還有一個協處理器。
更具體一些，大核SoC運行Wear OS和AOSP這樣的操作系統，能夠實現比較復雜的功能。而協處理器則運行FreeRTOS系統，實現一些相對簡單的功能，比如顯示、音頻處理和通知推送等。
需要補充的是，說協處理器22nm先進的原因是協處理器是一個數字加射頻的混合芯片，在這樣的混合系統中，22nm目前屬于業界先進的水平。
最先進的制程能夠實現業界領先的功耗水平毋庸置疑，特別是在W5+的架構下，不同核心根據應用不同更精細化運行，是進一步實現低功耗的關鍵。
不止于此，高通還增加了低功耗藍牙架構、低功率島的設計，同樣為了實現超低功耗。驍龍W5+采用最新的藍牙5.3，能夠降低功耗。低功率島的設計架構，能夠單獨為很多模塊，比如GPS、Wi-Fi、音頻等供電，更精細化的供電也有助于最大程度降低功耗。
還有低功耗狀態。高通技術公司資深產品經理丁勇介紹，“低功耗狀態目前業界只有高通能夠支持，我們引入了深度睡眠和休眠這兩個工作機制。在深度睡眠模式下，所有與安卓相關的內容存放到RAM里，將大核做斷電處理，功耗小于1mA。休眠模式，整體功耗會小于0.5mA。”
測試數據更直觀的說明了驍龍W5+的功耗提升。在飛行模式、始終開啟的屏幕、LTE待機、后臺通知、藍牙音樂播放、GPS定位等典型場景中，第一代驍龍W5+可穿戴平臺相比上一代驍龍4100+功耗可降低30%到60%。
在典型日常使用場景下，電池續航提升超過50%，這意味著曾經只能待機2天的智能手表，用上新一代高通可穿戴平臺，續航能增加一天。
升級重點二：提升性能，加入機器學習處理核心
先進制程總是與高性能聯系在一起。放在高通驍龍W5+/W5上也一樣，由于SoC采用了1.7GHz四核Cortex A53架構，支持LPDDR4X內存，1GHz GPU，支持雙ISP的攝像頭設計，協處理器采用了Cortex M55 CPU，搭載2.5D GPU，擁有HiFi5 DSP，這已經足夠滿足智能手表的需求。
但高通還在協處理器中加入了一個用于機器學習的U55核心，進行傳感器算算處理。雷峰網了解到，運動健身、安穩睡眠、安全監測，以及心電圖、血氧、睡眠監測、心率監測、跌倒偵測等算法都是由U55機器學習核心進行處理，確保其在低功耗模式下運行。
增強型混合架構的設計也需要芯片設計者去更好地根據應用選擇處理器，以實現最佳的性能和功耗的平衡。
大核SoC的重要價值在于實現非常流程的應用體驗，基于基于AOSP或Wear OS，可以支持包括3D表盤、響應迅速的應用滾動、流暢的視頻播放、3D地圖導航、實時圖像識別、LTE雙向視頻通話等體驗。
協處理器則更注重功耗的降低，包括屏幕顯示、2.5D表盤刷新、跑步時聽音樂、關鍵詞喚醒等，運行在協處理器上。
升級重點三：高集成度支持纖薄設計
驍龍W5+/W5的第三個重要升級就是更高集成度，先進的制程對于實現更小芯片面積就能發揮重要作用，但還需要配合先進的封裝技術。
高通技術公司產品市場高級總監、智能可穿戴設備全球負責人Pankaj Kedia透露，“我們采用了特殊封裝工藝，可以將SoC、PMIC、內存和eMMC存儲集成在同一個封裝內，實現非常高的集成度，支持更小的表盤面積和輕薄的終端設計。”
對比數據也直觀展示了驍龍W5+尺寸的顯著減小，主芯片加電源芯片的SoC，驍龍W5+的面積是90mm2，相比上一代驍龍4100+尺寸下降30%。集成射頻、藍牙、Wi-Fi等的芯片組，驍龍W5+面積減少了35%，PCB板層面，整體面積縮小40%。
在可穿戴市場，特別是智能手表市場，蘋果一枝獨秀。因此，高通想要在可穿戴市場有所突破，一定要基于對市場需求的預判，提供足夠滿足市場需求的產品，給OEM廠商創新的空間。
從驍龍W5+的三個重要升級中，可以看到高通對于可穿戴市場的判斷。這三大升級中，采用最先進制程可以視為一個重要的升級，基于最先進制程打造的可穿戴平臺，高通能夠實現更低功耗、更高性能、更高集成，這樣給OEM的空間更大，更有利于開發出讓消費者眼前一亮的可穿戴產品。
并且，為了滿足客戶的差異化需求，高通還提供沒有協處理器的驍龍W5平臺，仁寶電腦與和碩的兩款參考設計也已經發布。
最終能對可穿戴市場產生多大的影響力，還需要產品來說話。
雷峰網原創文章，未經授權禁止轉載。詳情見轉載須知。
