0
| 本文作者： 吳優 | 2021-06-02 18:19 |
本周，臺積電舉辦了2021年技術研討會，分享其先進邏輯技術、特殊技術、3DFabric先進封裝與芯片堆疊等方面的最新進展，由于疫情尚未平復，臺積電依然沿用去年的線上模式舉辦這次論壇。
“數字化轉型為半導體行業開辟了一個充滿機遇的新世界，我們的全球技術研討會強調了我們增強和擴展技術組合的許多方法，以釋放客戶的創新，”臺積電CEO魏哲家在大會上說道。
5nm家族添新成員，解決汽車計算需求
臺積電將其領先的工藝節點分為三個產品家族：7nm、5nm和即將推出的3nn工藝節點，正如許多人在過去幾年中注意到的那樣，臺積電自2018年推出7nm節點并實現大規模量產后，在芯片制造領域超越競爭對手取得領先地位，到今天也還是如此。
迄今為止，臺積電7nm芯片出貨已超過10億顆，已經被納入越來越成熟的工藝。且隨著許多客戶遷移到更先進的工藝節點，7nm產能增速放緩，預計2021年產能僅增加14%，與曾經16nm工藝系列產能進展類似。與之對應的，目前代工廠主要專注于5nm和即將推出的3nm芯片產品。臺積電5nm工藝節點自2020年開始量產，為數以億計的SoC提供動力，一方面越來越多的公司設計更多5nm產品，另一方面臺積電擁有全球大約50%的EUV半導體設備，因此臺積電5nm進展十分順利，更是在此次技術研討會上又添新成員——N5A。
臺積電官方介紹，N5A工藝旨在應對當今對計算能力需求不斷增加的汽車應用，例如支持AI輔助駕駛和座艙數字化，N5A將當今超級計算機中所使用的技術引入汽車，在滿足AEC-Q100 2 級以及其他汽車安全和質量標準的可靠性要求的同時，滿足N5的性能、功率和邏輯密度。
由于有臺積電汽車設計平臺的支持，N5A計劃于2022年第三季度上市。
3nm明年量產，5G射頻將升級到6nm
臺積電也透露了其4nm和3nm的最新進展。采用與N5幾乎近相同設計法則的4nm加強版在性能、功耗和集體管密度上均進一步提升，通過邏輯的光學微縮、標準單元庫的改進和設計規則的推動，N4的晶體管密度較N5提升6%。臺積電還聲稱，N4自2020年技術研討會上宣布以來進展順利，預計2021年第三季度風險量產。
3nm方面，依靠業經驗證的FinFET晶體管架構，得以實現最佳性能、功耗和成本效益，與N5相比，臺積電N3性能提升15%、功耗降低30%、邏輯密度增加70%，有望在2022年下半年開始量產，同時成為世界上最先進的芯片制造技術。
擁有龐大市場的手機SoC制程的更新換代已不足為奇，如今5nm已經成為旗艦手機的標配，隨著臺積電3nm開始量產，可以預測各家手機廠商的旗艦手機SoC也將更新至3nm。不過射頻芯片沒有像手機SoC制程一樣頻繁升級，依然使用16nm左右制程，但這一局面可能會在未來有所改變。
與4G相比，5G智能手機需要更大的芯片面積、消耗更多的電量才能提供更高的無線傳輸速率，支持5G的芯片集成很多功能和組件，尺寸變大且與電池競爭空間。因此，本次研討會上，臺積電首次推出N6RF工藝，將其先進的邏輯工藝的功耗、性能和面積優勢帶到5G射頻（RF）和WiFi 6、WiFi 6E解決方案中，預計N6RF晶體管性能將比上一代16nm射頻技術高出16%以上。
此外，臺積電還稱，N6RF支持低于6GHz和毫米波頻段的5G射頻收發器，降低功耗和面積，且不會影響為消費者提供的性能、功能和電池壽命臺積電N6RF還將增強WiFi 6/6E的性能和電源效率。
持續擴展3DFabric先進封裝
臺積電還公布了其在先進封裝方面的最新進展。
在高性能計算應用領域，臺積電將在2021年為其InFO_oS 和 CoWoS封裝解決方案提供更大的光罩尺寸，從而為小芯片和高帶寬內存集成提供更大的二維平面。此外，臺積電的SoIC-CoW預計今年完成N7對N7的驗證，并將于2022年在全新的全自動化晶圓廠中開始生產。
在移動應用領域，臺積電推出InFO_B解決方案，制造將強大的移動處理器集成在薄而緊湊的封裝中，性能增強、電源效率變高，并支持移動設備制造商在鳳裝飾的DEAM堆疊。
值得注意的是，在同期舉行的Computex大會上，AMD展示了其3D小芯片的首個應用，并稱通過與臺積電的密切合作，其3D小芯片技術比當前的3D封裝解決方案耗能更少，堆疊更靈活。AMD同時表示，有望在2021年底之前開始生產具有3D小芯片的高端計算產品。
z注，文中圖片源自臺積電
本文參考連接：雷鋒網雷鋒網雷鋒網
https://www.anandtech.com/show/16732/tsmc-manufacturing-update
https://pr.tsmc.com/english/news/2831
相關文章：
張忠謀：美國短期補貼半導體不能彌補長期劣勢，呼吁社會守住臺積電優勢
雷峰網原創文章，未經授權禁止轉載。詳情見轉載須知。
