0
| 本文作者： 吳優(yōu) | 2021-06-10 14:08 |
日前，谷歌公布了用人工智能提升芯片設(shè)計速度的研究結(jié)果，發(fā)表論文刊登于Nature上。
該篇名為《一種用于加速芯片設(shè)計的布局規(guī)劃方法》論文研究證明，一種基于深度學(xué)習(xí)的芯片布局規(guī)劃方法自動生成的平面圖，在包括功耗、性能和芯片面積等關(guān)鍵參數(shù)指標(biāo)上，都優(yōu)于或與人類芯片設(shè)計師所設(shè)計的規(guī)劃圖效果相當(dāng)。人類工程師完成這項工作需要數(shù)月時間，而人工智能僅花費6小時就能達(dá)到相同的效果。
這并不是谷歌人工智能團(tuán)隊首次將人工智能用于加速芯片設(shè)計布局規(guī)劃上，早在一年前，由谷歌人工智能負(fù)責(zé)人Jeff Dean領(lǐng)銜的團(tuán)隊就已經(jīng)發(fā)表過一篇預(yù)印版論文提到這項技術(shù)。此次發(fā)布在Nature上的論文，是對該項技術(shù)進(jìn)行微調(diào)之后的研究結(jié)果。
根據(jù)論文的描述，谷歌已將該技術(shù)用于下一代Google張量處理單元（TPU）加速器產(chǎn)品中，有望為今后每一代計算機芯片迭代節(jié)省數(shù)千小時人力。
如何讓芯片設(shè)計更加高效一直是芯片設(shè)計工程師致力研究的命題。上世紀(jì)80年代，電子設(shè)計自動化（EDA）的誕生就是一個成功案例，開發(fā)人員利用計算機輔助設(shè)計軟件（CAD），完成超大規(guī)模集成電路的功能設(shè)計、綜合、驗證、物理設(shè)計等復(fù)雜流程，以取代之前的人力手工設(shè)計。
在芯片布局規(guī)劃方面，需要在幾十到數(shù)百平方毫米的微芯片上，布局內(nèi)存、邏輯系統(tǒng)以及計算單元等幾十個模塊，在嚴(yán)格的約束條件下用細(xì)導(dǎo)線將各個模塊起來，同時實現(xiàn)更加優(yōu)化的性能。經(jīng)過50多年的研究，科學(xué)家們提出過基于區(qū)分的方法、隨機/爬山方法以及解析解算器三大類方法，但最終都無法達(dá)到或超越人類工程師的布局水平，以至于芯片布局規(guī)劃到目前為止依然未實現(xiàn)自動化，依賴人類工程師手工迭代數(shù)月完成。
具體而言，當(dāng)下在進(jìn)行芯片布局規(guī)劃時，人類工程師需要使用工商業(yè)EDA工具迭代數(shù)月，將芯片網(wǎng)表的寄存器傳輸級（RTL）描述作為輸入，在芯片畫布上手動放置并等待72小時，讓EDA工具評估若干模塊的放置是否處于最佳位置。
在這一基礎(chǔ)上人類設(shè)計師要么得出設(shè)計標(biāo)準(zhǔn)達(dá)到目標(biāo)的結(jié)論，生成一個更新的層級平面圖進(jìn)行評估，要么得向上游 RTL 設(shè)計師提供反饋，然后上游 RTL 設(shè)計師修改低級代碼以使放置任務(wù)更容易。
谷歌團(tuán)隊提出的深度強化學(xué)習(xí)方法，是一種具有泛化能力的芯片布局方法，通過領(lǐng)域自適應(yīng)策略，跨芯片進(jìn)行推廣，能夠自行從經(jīng)驗中學(xué)習(xí)，使芯片布局設(shè)計能力更快更好。
Nature認(rèn)為，谷歌這一研究能夠大大縮短芯片設(shè)計所需時間，幫助供應(yīng)鏈，但技術(shù)專長必須廣泛共享，以確保公司生態(tài)全球化。另外產(chǎn)業(yè)也必須確保節(jié)省時間的技術(shù)不會趕走核心技術(shù)人才。
論文鏈接：https://www.nature.com/articles/s41586-021-03544-w
雷鋒網(wǎng)雷鋒網(wǎng)雷鋒網(wǎng)
相關(guān)文章：
雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。
